応用電子回路

科目名

応用電子回路

JABEE科目

科目CODE

708

Ａ　教育目標

電子回路は、能動素子を用いて電子機器を作るための学問分野である。この電子回路は、現在ほとんどが集積回路によって構成されていると言っても過言ではない。応用電子回路では、この集積回路の設計法を主に取り扱う。従って、到達目標は、基本的なPLAの論理回路設計ができることである。

Ｂ　概要

最初に、集積回路の回路設計、論理設計を学び小規模なPLDの設計ができるようになる。

次に、ハードウェア記述言語を学びPLD、FPGAの論理設計について学ぶ。

Ｃ　教育目標との対応　

教育プログラム科目区分

教育プログラムの学習・教育目標（JABEE基準：ｄ, e）

専門工学科目

専門応用系

D-1

（７０％）

D-2

（３０％）

Ｄ　学習上の留意点

集積回路は、回路理論、半導体工学の上に成り立っている学問であるので、特に半導体工学についての理解を深めておくことが望ましい。

Ｅ　評価方法

定期試験1回（８０％）、演習・レポート等（２０％）

Ｆ　授業内容　　講義３０時間，自学自習６０時間　　総時間数９０時間

授業項目	時間	内　　　　　容	教育プログラム
1．電子回路概説	2		D-1,D-2
・半導体		半導体の基本的性質について説明できる。
・ダイオード、トランジスタ回路		ダイオードやトランジスタを用いた電子回路を読むことができる。
2．集積回路の基礎	2	集積回路の分類等の全体像を説明できる。
3．集積回路の基本素子	4	集積回路を実現するMOSの物理を中心に、その他の基本素子の働きが説明できる。
4．回路設計	4	インバータ回路を基本とした集積回路の動作を説明し、数式による取り扱いができる。
5．論理設計	6	ALUによる論理回路の合成、PLAによる論理回路の設計ができる。
6．レイアウト設計	4	初等的な配置・配線問題について取り扱うことができる。
7．故障診断	4	故障パターンを導くアルゴリズムを用いて故障診断ができる。
８．Verilog－HDLによる論理回路の設計	4	ハードウェア記述言語を用いて論理回路を設計できる。
（前期末試験）
◆自学自習・予習復習・演習課題・定期試験の準備	60	自学自習時間として、日常の授業のための予習復習時間、理解を深めるための演習課題の考察・解法の時間及び定期試験の準備のための時間を総合して６０時間と考えている。	D-1,D-2

Ｇ　関連科目

電子回路、半導体工学

旭川高専2009